À



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11150193 A

(43) Date of publication of application: 02.06.99

(51) Int. CI

H01L 21/8238 H01L 27/092 H01L 29/78 H03K 19/0948

(21) Application number: 09313985

(22) Date of filing: 14.11.97

(71) Applicant:

NEC CORP

(72) Inventor:

ITO HIROSHI SASAKI MAKOTO

(54) COMPLEMENTARY MOS SEMICONDUCTOR DEVICE


(57) Abstract:


PROBLEM TO BE SOLVED: To suppress a direct tunnel current of a gate insulating film, when a complementary MOS logic circuit is not operating for reduced power consumption by, related to a third power supply circuit, providing a field effect transistor, comprising a gate insulating film whose film thickness is equal to or more than a specific value.

SOLUTION: An inverter IVN1 comprises a P-MOSFETP1 and an n- MOSFETN1, while an inverter INV2 comprises a p-MOSFETP2 and an n- MOSFETN2. A p-MOSFETP3 is connected, as a power supply circuit S1, to a pseudo power line V1, while an n-MOSFETN3 is connected as a power supply circuit S2 to a pseudo-GND line V2. A film thickness of a gate insulating film of the p-MOSFETP3 and the n-MOSFETN3 is not limited. The thickness, however, of these gate insulating films is desirably 2.5 nm or more. If the gate insulating film thickness is less than 2.5 nm, there may be cases in which a sufficient voltage may not be supplied to the pseudo-power source line V1 or the pseudo-GND line V2

at operation of the inverters INV1 and INV2.

COPYRIGHT: (C)1999,JPO







(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平11-150193

(43)公開日 平成11年(1999)6月2日


(51)Int.C1. 4 HO1L 21/8238 27/092 29/78 HO3K 19/0948	識別記号	F I H01L 27/08 321 B 29/78 301 C H03K 19/094 B
		審査請求 有 請求項の数7 0L (全9頁)
(21)出願番号	特願平9-313985	(71)出願人 000004237 日本電気株式会社
(22)出願日	平成 9 年(1997)11月14日	東京都港区芝五丁目7番1号 (72)発明者 伊藤 浩 東京都港区芝五丁目7番1号 日本電気株 式会社内
		(72)発明者 佐々木 誠 東京都港区芝五丁目7番1号 日本電気株 式会社内
		(74)代理人 弁理士 藤巻 正憲


(54) 【発明の名称】相補型MOS半導体装置

(57)【要約】

【課題】 論理回路内のゲート酸化膜の膜厚を2.5 n m未満としても非動作時の消費電力を抑制することができる相補型MOS半導体装置を提供する。

【解決手段】 pMOSFETP1及びnMOSFET N1から構成されたインバータINV1と、pMOSFETP2及びnMOSFETN2から構成されたインバータINV2とが組み込まれている。pMOSFETP1及びP2のソース及びウェルは擬似電源線V1に接続され、nMOSFETN1及びN2のソース及びウェルは擬似GND線V2に接続されている。そして、擬似電源線V1に電源供給回路S1が接続され、擬似GND線V2に電源供給回路S2が接続されている。更に、電源供給回路S1に電源線L1が接続され、電源供給回路S2にGND線L2が接続されている。また、電源供給回路1には、ゲート絶縁膜厚が4nmの電界効果トランジスタから構成される電源供給回路3が接続されている。





【特許請求の範囲】

【請求項1】 複数個の電界効果トランジスタを有する相補型MOS論理回路と、この相補型MOS論理回路への電源電圧の供給源である第1の配線及び第2の配線と、前記第1の配線から前記相補型MOS論理回路への電源電圧の供給を制御する第1の電源供給回路と、前記第2の配線から前記相補型MOS論理回路への電源電圧の供給を制御する第2の電源供給回路と、前記第1の電源供給回路の動作を制御する第3の電源供給回路とを有する相補型MOS半導体装置において、前記第3の電源供給回路は、膜厚が2.5nm以上のゲート絶縁膜を備えた電界効果トランジスタを有することを特徴とする相補型MOS半導体装置。

【請求項2】 前記第1の電源供給回路及び前記第2の電源供給回路からなる群から選択された少なくとも1種の回路は、膜厚が2.5 nm以上のゲート絶縁膜を備えた電界効果トランジスタを有することを特徴とする請求項1に記載の相補型MOS半導体装置。

【請求項3】 前記相補型MOS論理回路に設けられた 前記電界効果トランジスタのウェルと前記第1の配線及 20 び前記第2の配線とは絶縁されていることを特徴とする 請求項1又は2に記載の相補型MOS半導体装置。

【請求項4】 複数個の電界効果トランジスタを有する相補型MOS論理回路と、この相補型MOS論理回路への電源電圧の供給源である第1の配線及び第2の配線と、前記第1の配線から前記相補型MOS論理回路への電源電圧の供給を制御する第1の電源供給回路と、前記第2の配線から前記相補型MOS論理回路への電源電圧の供給を制御する第2の電源供給回路と、前記第1の電源供給回路の動作を制御する第3の電源供給回路とを有30する相補型MOS半導体装置において、前記相補型MOS論理回路に設けられた前記電界効果トランジスタのウェルと前記第1の配線及び前記第2の配線とは絶縁されていることを特徴とする相補型MOS半導体装置。

【請求項5】 前記第1の電源供給回路及び前記第2の電源供給回路からなる群から選択された少なくとも1種の回路は、膜厚が2.5 nm以上のゲート絶縁膜を備えた電界効果トランジスタを有することを特徴とする請求項4に記載の相補型MOS半導体装置。

【請求項6】 前記電界効果トランジスタのゲート絶縁 40 膜は、シリコン酸化膜及びシリコン窒化酸化膜からなる 群から選択された1種の絶縁膜であることを特徴とする 請求項1乃至5のいずれか1項に記載の相補型MOS半 導体装置。

【請求項7】 前記シリコン酸化膜は、シリコン基板表面が窒素酸化物により酸化されて形成されたものであることを特徴とする請求項6に記載の相補型MOS半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はモバイル機器に好適な相補型MOS半導体装置に関し、特に、相補型MOS 論理回路を構成する電界効果トランジスタのゲート絶縁 膜の膜厚を2.5 nm未満としても非動作時の消費電力 が低い相補型MOS半導体装置に関する。

[0002]

【従来の技術】近時、モバイル機器の需要が高くなっている。モバイル機器は屋外でのパーソナルコンピュータ及び携帯電話等の使用を前提としているものであり、モバイル機器への電源供給は電池により行われる。このため、モバイル機器においては、動作時の消費電力だけでなく非動作時の消費電力を低下させることが極めて重要である。そして、モバイル機器に使用される半導体装置としては、特に非動作時に低消費電力である相補型MOS半導体装置が有効である。

【0003】しかし、半導体装置の回路動作速度を高速にするためにMOSFETのしきい値電圧を低くすると、非動作時に流れる電流(以下、スタンパイ電流という)が大きくなるので非動作時の消費電力が高くなる。図4は従来の相補型MOS半導体装置に組み込まれた回路を示す回路図である。従来の相補型MOS半導体装置には2段のインパータINV11及びINV12が組み込まれている。インパータINV11はpMOSFETP11及びnMOSFETN11から構成されており、インパータINV12はpMOSFETP12及びnMOSFETP11とから構成されている。これらのMOSFETP11、P12、N11及びN12はしきい値が低い低しきい値電圧MOSFETである。

【0004】このように構成された従来の相補型MOS 半導体装置においては、インバータ INV11内のpM OSFETP11のゲート及びnMOSFETN11の ゲートに接続された入力端子IN11に入力される信号 が低レベルに保持されている場合、pMOSFETP1 1は導通状態となりnMOSFETN11は非導通状態 となる。この場合、インバータINV12に入力される 信号は高レベルに保持され、pMOSFETP12は非 導通状態となりnMOSFETN12は導通状態とな る。そして、pMOSFETP12のドレイン及びnM OSFETN12のドレインに接続された出力端子OU T11から低レベルの信号が出力される。このとき、イ ンバータINV11においては、nMOSFETN11 は非導通状態であるが、低しきい値電圧MOSFETで あるために実際にはスタンバイ電流が大きい。このた め、このスタンバイ電流に対応する貫通電流21が電源 線L11からGND線L12へと流れる。また、インバ ータINV12においては、pMOSFETP12のス タンパイ電流に対応する貫通電流22が電源線L11か らGND線L12へと流れる。これらの貫通電流21及 び22のために、非動作時の消費電力が高くなってい

作時においても著しく高い消費電力が発生するため、電 池の消耗が激しくなる。モバイル機器の需要が益々高く なりつつある現状では、この問題点を解決することは極 めて重要である。

【0005】そこで、この欠点を解決する回路が提案さ れている (特開平6-29834号公報)。この公報に 記載された回路においては、図4に示す論理回路を基本 として、この論理回路から電源線及びGND線を切り離 す手段が設けられている。図5は特開平6-29834 号公報に記載された回路を示す回路図である。図5に示 す回路において、図4に示す論理回路と同一物には同一 符号を付して、その詳細な説明は省略する。特開平6-29834号公報に記載された回路においては、電源線 L13と擬似電源線V11との間に電源供給回路S11 としてpMOSFETP13が設けられ、GND線L1 4と擬似GND線V12との間に電源供給回路S12と してnMOSFETN13が設けられている。pMOS FETP13及びnMOSFETN13はしきい値が高 い高しきい値電圧MOSFETである。pMOSFET P13のゲートはインバータINV13を介してスイッ チSW11に接続されており、nMOSFETN13の ゲートは直接スイッチSW11に接続されている。

【0010】MOSFETの寸法等のデパイスパラメー 夕はある比例縮小則に従って微細化されている。比例縮 小則としては、電界一定比例縮小則、電圧一定比例縮小 則及び準電界一定比例縮小則等が提案されている。そし て、いずれの比例縮小則によってもゲート長とゲート絶 **縁膜の膜厚とは同じ縮小比で縮小されることが前提とな** っている。実際のデバイスにおいても、ゲート長とゲー ト絶縁膜の膜厚とはほぼ比例縮小されている。従って、 ゲート長が0.25μmのCMOSのゲート絶縁膜の膜 厚は一般的に5 nmであるので、ゲート長が0.1μm 程度のCMOSのゲート絶縁膜の膜厚は2.0乃至2. 5 nm程度になることが比例縮小則から導かれる。 つま り、MOSFETを微細化するためにゲート長を0.1 μm程度とし論理回路内のゲート絶縁膜の膜厚を2.5 nmより薄くすると、非動作時の消費電力が高くなって しまう。

【0006】このように構成された従来の回路においては、インパータINV11及びINV12が非動作時に 20スイッチSW11を非導通状態にすると、pMOSFETP13及びnMOSFETN13が非導通状態となり、インパータINV11及びINV12は電源線L13及びGND線L14から切り離される。更に、pMOSFETP13及びnMOSFETN13は高しきい値電圧MOSFETなので、MOSFETP11、P12、N11及びN12よりスタンパイ電流が著しく小さく電源線L13からGND線L14へと流れる貫通電流は著しく抑制される。従って、非動作時の消費電力が著しく小さくなる。 30

【0011】本発明はかかる問題点に鑑みてなされたものであって、論理回路内のゲート絶縁膜の膜厚を2.5 nm未満としても非動作時の消費電力を抑制することができる相補型MOS半導体装置を提供することを目的とする。

【0007】また、動作速度を低下させることなく非動作時の消費電力を低減できる回路が提案されている(特開平7-38417号公報)。この公報に記載された回路においては、論理回路にしきい値電圧が低いMOSトランジスタからなる第1のインバータ及びしきい値電圧が高いMOSトランジスタからなる第2のインバータが設けられている。そして、第1のインバータは非動作時には電源から切り離されるように構成されている。

[0012]

【0·008】この特開平7-38417号公報に記載された回路によれば、動作時には第1のインバータにより高速のスイッチング動作が行われ、非動作時には第2のインバータにより出力レベルが維持される。このため、非動作時の消費電力が極めて低く抑えられる。

【課題を解決するための手段】本発明に係る相補型MOS半導体装置は、複数個の電界効果トランジスタを有する相補型MOS論理回路と、この相補型MOS論理回路のの電源電圧の供給源である第1の配線及び第2の配線と、前記第1の配線から前記相補型MOS論理回路への電源電圧の供給を制御する第1の電源供給回路と、前記第2の配線から前記相補型MOS論理回路への電源電圧の供給を制御する第2の電源供給回路と、前記第1の電源供給回路の動作を制御する第3の電源供給回路とを有する相補型MOS半導体装置において、前記第3の電源供給回路は、膜厚が2.5nm以上のゲート絶縁膜を備えた電界効果トランジスタを有することを特徴とする。

[0009]

【0013】本発明においては、第3の電源供給回路に 膜厚が2.5 nm以上のゲート絶縁膜を備えた電界効果 トランジスタが設けられているので、相補型MOS論理 回路の非動作時に、このゲート絶縁膜の直接トンネル電 流を抑制して消費電力を低減することができる。

【発明が解決しようとする課題】しかしながら、LSIの高速化及び高集積化に伴ってMOSFETが微細化され、そのゲート長が 0.1μ m程度となると、前述のように構成された従来の回路が組み込まれた相補型MOS半導体装置での非動作時の消費電力が高くなるという問題点がある。特に、電池により動作するLSIでは非動 50

【0014】本発明に係る他の相補型MOS半導体装置は、複数個の電界効果トランジスタを有する相補型MOS論理回路と、この相補型MOS論理回路への電源電圧の供給源である第1の配線及び第2の配線と、前記第1の配線から前記相補型MOS論理回路への電源電圧の供給を制御する第1の電源供給回路と、前記第2の配線から前記相補型MOS論理回路への電源電圧の供給を制御

10

20

30

6

する第2の電源供給回路と、前記第1の電源供給回路の動作を制御する第3の電源供給回路とを有する相補型MOS半導体装置において、前記相補型MOS論理回路に設けられた前記電界効果トランジスタのウェルと前記第1の配線及び前記第2の配線とは絶縁されていることを特徴とする。

【0015】本発明においては、相補型MOS論理回路に設けられた電界効果トランジスタのウェルと第1の配線及び第2の配線とが絶縁されているので、この間に流れる電流を抑制して消費電力を低減することができる。【0016】前記第1の電源供給回路及び前記第2の電源供給回路からなる群から選択された少なくとも1種の回路は、膜厚が2.5nm以上のゲート絶縁膜を備えた電界効果トランジスタを有することが望ましい。

【0017】第1の電源供給回路又は第2の電源供給回路に膜厚が2.5 nm以上のゲート酸化膜を備えた電界効果トランジスタを設けることにより、相補型MOS論理回路の動作時に十分な電圧を供給することができる。特に、両電源供給回路に前述の電界効果トランジスタを設けることにより、その効果が大きくなる。

【0018】なお、前記電界効果トランジスタのゲート 絶縁膜は、シリコン酸化膜又はシリコン窒化酸化膜であ ってもよく、前記シリコン酸化膜は、シリコン基板表面 が窒素酸化物により酸化されて形成されたものであって もよい。

[0019]

【発明の実施の形態】本願発明者等が前記課題を解決するため、鋭意実験研究を重ねた結果、従来の論理回路内のゲート絶縁膜の膜厚を2.5 nm未満とすると、非動作時にもゲート絶縁膜に直接トンネル電流が流れており、この直接トンネル電流を抑制することにより非動作時の消費電力を抑制することができることを見い出した。

【0020】従来の回路のゲート絶縁膜にて発生している直接トンネル電流について説明する。図6(a)はゲート絶縁膜の膜厚が2.5 nm未満であるMOSFETからなる回路の例を示す回路図であり、(b)及び

(c) は (a) に示す回路で発生する貫通電流を示す回路図である。図6 (a) に示す回路の例には、従来例と同様に、2段のインパータINV21及びINV22が 40組み込まれている。インパータINV21はpMOSFETP21及びnMOSFETN21から構成されており、インパータINV22はpMOSFETP22及びnMOSFETN22から構成されている。これらのMOSFETP21、P22、N21及びN22はしきい値が高い高しきい値電圧MOSFETである。

【0021】このように構成された回路において、イン パータINV21内のpMOSFETP21のゲート及 びnMOSFETN21のゲートに接続された入力端子 IN21に入力される信号が低レベルに保持されている 50 場合、pMOSFETP21は導通状態となりnMOSFETN21は非導通状態となる。この場合、インパータINV22に入力される信号は高レベルに保持され、pMOSFETP22は非導通状態となりnMOSFETN22は導通状態となる。そして、pMOSFETP22は導通状態となる。そして、pMOSFETP22のドレイン及びnMOSFETN22のドレインに接続された出力端子OUT21から低レベルの信号が出力される。このとき、インパータINV21に入力される信号は低レベルであり回路は定常(非動作)状態であると共に、pMOSFETP21及びnMOSFETN21は高しきい値電圧MOSFETであるため、ゲート絶縁膜の膜厚が2.5nm以上であれば電源線L21からGND線L22へはほとんど電流は流れない。

【0022】しかし、この例では、ゲート絶縁膜の膜厚が2.5 nm未満であるため、図6(b)に示すように、nMOSFETN22のゲート絶縁膜に直接トンネル電流が流れるため、電源線L21からGND線L22へと貫通電流23が流れる。また、入力端子IN21に入力信号が高レベルに保持されている場合には、pMOSFETP22のゲート絶縁膜に直接トンネル電流が流れるため、電源線L21からGND線L22へと貫通電流24が流れる。

【0023】特開平6-29834号公報に記載された 回路においても、ゲート絶縁膜の膜厚を2.5 nm未 満、例えば2.0nmとすると、同様にして貫通電流が 流れる。図7 (a) はゲート絶縁膜厚を2.0nmとし たときに特開平6-29834号公報に記載された回路 に流れる貫通電流を示す回路図であり、(b) はこの回 路がP型半導体基板に組み込まれた半導体装置を示す模 式的断面図である。図5に示すインバータINV13は 高しきい値電圧MOSFETであるpMOSFETP1 4とnMOSFETN14とから構成されている。ま た、図7 (b) において、端子T11はGND線L14 に接続され、端子T12はスイッチSW11に接続され ている。また、端子T13は擬似GND線V12に接続 され、端子T14はインバータINV12に接続されて いる。端子T15は擬似電源線V11に接続され、端子 T16はインパータINV13を介してスイッチSW1 1に接続されている。そして、端子T17は電源線L1 3に接続されている。そして、nMOSFETN11及 びN13がGND線L14と同電位のPウェル12に形 成されており、pMOSFETP11及びP13が電源 線L13と同電位のNウェル13に形成されている。ま た、Pウェル12及びNウェル13は同一のP型半導体 基板11内に形成されている。

【0024】この回路においては、インバータINV1 1及びINV12から構成される論理回路の非動作時 に、スイッチSW11への入力信号を低レベルにするこ とにより擬似電源線V11及び擬似GND線V12が電 源線L13及びGND線L14から切り離されるので、 20

8

図6(b)及び(c)に示す貫通電流23及び24のような貫通電流は流れない。

【0025】しかし、ゲート絶縁膜の膜厚が2.0nm であり、図7(a)に示すように、電源線L13とpM OSFETP4のNウェルとが同電位にあるため、スイ ッチSW11に低レベルの信号が入力されると、pMO SFETP4のゲート絶縁膜に直接トンネル電流が流れ てこれを起因とする貫通電流25が流れる。更に、ゲー ト絶縁膜の膜厚が2.0nmであり、図7(b)に示す ように、nMOSFETN11のPウェル12と端子T 11に接続されたGND線L14とが同電位にあるた め、入力信号が高レベルに保持されると、nMOSFE TN11のゲート絶縁膜に直接トンネル電流が流れてこ れを起因とする貫通電流26が流れる。また、入力信号 が低レベルに保持された場合には、pMOSFETP1 1のNウェル13と端子T17に接続された電源線L1 3とが同電位にあるため、 pMOSFETP11のゲー ト絶縁膜に直接トンネル電流が流れてこれを起因とする 貫通電流が流れる。直接トンネル電流を起因とする貫通 電流は従来問題とされていた貫通電流とは相違するた め、従来の回路ではスイッチSW11を非導通状態にし ても抑制することはできない。

【0026】本願発明者等がゲート絶縁膜の膜厚が2nmのnMOSFETに流れる直接トンネル電流を実測した結果を図8に示す。図8は横軸にゲートに印加されたゲート印加電圧をとり、縦軸に直接トンネル電流をとって両者の関係を示すグラフ図である。ゲート印加電圧が正の領域においてnMOSFETは反転状態であり、負の領域においてnMOSFETは蓄積状態である。フラットバンド電圧に対応する量だけ、反転状態での直接トンネル電流が蓄積状態でのものより大きい。

【0027】また、直接トンネル電流のゲート酸化膜の膜厚への依存性を図9に示す。図9は横軸にゲート酸化膜厚をとり、縦軸に直接トンネル電流をとって両者の関係を示すグラフ図である。図9において、〇は電源電圧が1.8 Vのときの直接トンネル電流を示し、●は電源電圧が1.2 Vのときの直接トンネル電流を示す。直接トンネル電流のゲート絶縁膜厚依存性は極めて大きく、ゲート絶縁膜が0.2 nm薄くなると直接トンネル電流は約1桁増大している。

【0028】以上の結果から直接トンネル電流が流れないと仮定したときのスタンパイ電流によるリーク電流とを比較した結果を図10に示す。図10は横軸にゲート絶縁膜厚をとり、縦軸にリーク電流をとって両者の関係を示すグラフ図である。なお、トランジスタのゲート幅は1μmである。図10において、〇は直接トンネル電流によるリーク電流を示し、 はスタンパイ電流によるリーク電流を示す。図10に示すように、ゲート絶縁膜厚が2.5 n m未満となると、直接トンネル電流によるリーク電流が 50

トランジスタのスタンバイ電流よりも大きくなっている。つまり、ゲート絶縁膜厚が2.5nm未満となるゲート長が 0.1μ m程度未満の相補型MOS半導体装置の非動作時の電源線からGND線へのリーク電流においては、直接トンネル電流を起因とする貫通電流が支配的となっている。

【0029】以下、本発明の実施例に係る相補型MOS 半導体装置について、添付の図面を参照して具体的に説 明する。図1 (a) は本発明の第1の実施例に係る相補 型MOS半導体装置に組み込まれた回路を示す回路図で あり、(b)は同じく相補型MOS半導体装置を示す模 式的断面図である。本実施例には、2段のインバータ I NV1及びINV2からなる内部論理回路が組み込まれ ている。インバータINV1はpMOSFETP1及び nMOSFETN1から構成されており、インバータI NV2はpMOSFETP2及びnMOSFETN2か ら構成されている。これらのMOSFETP1、P2、 N1及びN2はゲート絶縁膜の膜厚が2nmのMOSF ETである。ゲート絶縁膜は、例えばシリコン酸化膜又 はシリコン酸化膜を窒化することにより形成されたシリ コン窒化酸化膜である。シリコン酸化膜は、例えばシリ コン基板表面を窒素酸化物により酸化することにより形 成される。pMOSFETP1及びP2のソース及びウ ェルは擬似電源線V1に接続されている。また、nMO SFETN1及びN2のソース及びウェルは擬似GND 線V2に接続されている。そして、擬似電源線V1に電 源供給回路S1としてpMOSFETP3が接続され、 擬似GND線V2に電源供給回路S2としてnMOSF ETN3が接続されている。更に、電源供給回路S1に 電源線L1が接続され、電源供給回路S2にGND線L 2が接続されている。また、pMOSFET3のゲート には電源供給回路S3としてインバータINV3が接続 されている。そして、インバータINV3及びnMOS FETN3のゲートにはスイッチSW1が接続されてい る。これにより、pMOSFETP3及びN3が同時に 動作する。インバータINV3はpMOSFETP4及 びnMOSFETN4から構成されており、pMOSF ETP4は電源線L1に接続され、nMOSFETN4・ はGND線L2に接続されている。なお、pMOSFE TP4及びnMOSFETN4はゲート絶縁膜の膜厚が 4 nmoMOSFETである。

【0030】また、図1(b)において、端子T1はGND線L2に接続され、端子T2はスイッチSW1に接続されている。また、端子T3は擬似GND線V2に接続され、端子T4はインバータINV2に接続されている。端子T5は擬似電源線V1に接続され、端子T6はインバータINV3を介してスイッチSW1に接続されている。そして、端子T7は電源線L1に接続されている。

【0031】更に、図1(b)に示すように、nMOS

10

FETN1は第1Pウェル2に形成されており、nMOSFETN3は第2Pウェルに形成されている。そして、第1Pウェル2及び第2Pウェル3は相互に離間して同一の第3Nウェル4内に形成されている。これにより、第1Pウェル2と第2Pウェル3とが電気的に絶縁される。また、pMOSFETP1は第1Nウェル5に形成されており、pMOSFETP3は第2Nウェル6に形成されている。そして、第1Nウェル5、第2Nウェル6及び第3Nウェル4はP型半導体基板1に相互に離間して形成されている。これにより、第1Nウェル5 10と第2Nウェル6とが電気的に絶縁される。図1(b)に図示されないpMOSFETP2は、第2Nウェル6から絶縁されていれば、pMOSFETP1と同一の第1Nウェル5に形成されていてもよい。また、図1

(b) に図示されないnMOSFETN2は、第2Pウェル3から絶縁されていれば、nMOSFETN1と同一の第1Pウェル2に形成されていてもよい。

【0032】次に、このように構成された回路を有する 第1の実施例の作用について説明する。インバータIN V1及びINV2からなる内部論理回路の非動作時にス 20 イッチSW1を非導通状態とすることにより、従来例と 同様に、内部論理回路が電源線L1及びGND線L2か ら切り離されるので、内部論理回路には電源は供給され ない。これにより、図6(b)又は(c)に示す貫通電 流23又は24のような貫通電流の発生が抑制される。 また、pMOSFETP4のゲート絶縁膜の膜厚が4n mなので、pMOSFETP4での直接トンネル電流の 発生が抑制される。これにより、図7 (a) に示す貫通 電流25のような貫通電流の発生が抑制される。更に、 第1Pウェル2と第2Pウェル3とが電気的に絶縁され 30 ているので、入力端子IN1に高レベルの信号が保持さ れた場合にも、図7 (a) 及び (b) に示す貫通電流2 6のような貫通電流の発生が抑制される。また、第1N ウェル5と第2Nウェル6とが電気的に絶縁されている ので、入力端子IN1に低レベルの信号が保持された場 合、入力端子IN1から電源線L1への貫通電流の発生 が抑制される。

【0033】なお、pMOSFETP3及びnMOSFETN3のゲート絶縁膜の膜厚は制限されるものではない。但し、pMOSFETP3のゲート絶縁膜厚が2.5nm未満であると、インバータINV1及びINV2の動作時に電源線L1からpMOSFETP3のゲートへと電流が流れ、nMOSFETN3のゲート絶縁膜厚が2.5nm未満であると、インバータINV1及びINV2の動作時にnMOSFETN3のゲートからGND線L2へと電流が流れる。このため、擬似電源線V1又は擬似GND線V2に十分な電圧が供給されない場合がある。従って、pMOSFETP3及びnMOSFETN3のゲート絶縁膜厚は2.5nm以上であることが望ましい。

【0034】次に、本発明の第2の実施例について説明する。本実施例にも図1(a)に示す回路が設けられている。本実施例は、MOSFETが形成されたウェルの構成に関して、第1の実施例と相違する。図2は本発明の第2の実施例に係る相補型MOS半導体装置を示す模式的断面図である。図2に示す第2の実施例において、図1(b)に示す第1の実施例と同一物には同一符号を付して、その詳細な説明は省略する。本実施例においては、第1Pウェル2は第3Nウェル4a内に形成されているが、第2Pウェル3はP型半導体基板1に直接形成されている。こうして、第1Pウェル2と第2Pウェル3とが電気的に絶縁されている。

【0035】このため、本実施例においても、入力端子 IN1に高レベルの信号が保持された場合に nMOSF ETN1に直接トンネル電流は流れず、図7(a)及び(b)に示す貫通電流26のような貫通電流の発生が抑制される。

【0036】次に、本発明の第3の実施例について説明 する。本実施例にも図1 (a) に示す回路が設けられて いる。本実施例も第2の実施例と同様に、MOSFET が形成されたウェルの構成に関して、第1の実施例と相 違する。図3は本発明の第3の実施例に係る相補型MO S半導体装置を示す模式的断面図である。図3に示す第 ·3の実施例において、図1 (b) に示す第1の実施例と 同一物には同一符号を付して、その詳細な説明は省略す る。本実施例においては、第2Pウェル3は第3Nウェ ル4b内に形成されているが、第1Pウェル2はP型半 導体基板1に直接形成されている。こうして、第1Pウ ェル2と第2Pウェル3とが電気的に絶縁されている。 【0037】このため、本実施例においても、入力端子 IN1に高レベルの信号が保持された場合にnMOSF ETN1に直接トンネル電流は流れず、図7(a)及び (b) に示す貫通電流26のような貫通電流の発生が抑 制される。

【0038】なお、P型半導体基板上に素子を形成する場合には、前述のようにPウェル2及び3を相互に電気的に絶縁するNウェル4等が必要となるが、N型半導体基板上に素子を形成する場合には、Nウェル5及び6を相互に電気的に絶縁するPウェルが必要となる。

40 [0039]

【発明の効果】以上詳述したように、本発明によれば、電源供給回路に設けられる電界効果トランジスタのゲート絶縁膜の膜厚を2.5 nm以上とすることにより、相補型MOS論理回路の非動作時に電源供給回路に流れる直接トンネル電流を抑制することができる。更に、相補型MOS論理回路に設けられた電界効果トランジスタのウェルと第1の配線及び第2の配線とを絶縁することにより、この間に流れる直接トンネル電流を防止することができる。このため、電源線からGND線へと流れる質通電流を著しく低減し、2.5 nm未満のゲート絶縁膜

を有する電界効果トランジスタから構成される相補型M OS論理回路が組み込まれた相補型MOS半導体装置の 非動作時の消費電力を低減することができる。

11

【図面の簡単な説明】

【図1】(a)は本発明の第1の実施例に係る相補型M OS半導体装置に組み込まれた回路を示す回路図であ り、(b)は同じく相補型MOS半導体装置を示す模式 的断面図である。

【図2】本発明の第2の実施例に係る相補型MOS半導 体装置を示す模式的断面図である。

【図3】本発明の第3の実施例に係る相補型MOS半導 体装置を示す模式的断面図である。

【図4】従来の相補型MOS半導体装置に組み込まれた 回路を示す回路図である。

【図5】特開平6-29834号公報に記載された回路 を示す回路図である。

【図6】(a)はゲート絶縁膜の膜厚が2.5nm未満 であるMOSFETからなる回路の例を示す回路図であ り、(b) 及び (c) は (a) に示す回路で発生した貫 通電流を示す回路図である。

【図7】(a)はゲート絶縁膜厚を2.0nmとしたと きに特開平6-29834号公報に記載された回路に流 れる貫通電流を示す回路図であり、(b)はこの回路が P型半導体基板上に組み込まれた半導体装置を示す模式 的断面図である。

【図8】ゲート印加電圧と直接トンネル電流との関係を 示すグラフ図である。

【図9】ゲート酸化膜厚と直接トンネル電流との関係を 示すグラフ図である。

【図10】ゲート酸化膜厚とリーク電流との関係を示す グラフ図である。

【符号の説明】

1、11;P型半導体基板

2、3、12; Pウェル

4、4a、4b、5、6、13; Nウェル

21、22、23、24、25、26;貫通電流

10 P1, P2, P3, P4, P11, P12, P13, P 14, P21, P22; pMOSFET

N1, N2, N3, N4, N11, N12, N13, N 14, N21, N22; nMOSFET

INV1, INV2, INV3, INV11, INV1 2、INV13;インバータ

L1、L11、L13、L21;電源線

L2、L12、L14、L22; GND線


V1、V11; 擬似電源線

V2、V12; 擬似GND線


20 S1、S2、S3、S11、S12、S13;電源供給 回路

IN1、IN11、IN21;入力端子 OUT1、OUT11、OUT21;出力端子 T1、T2、T3、T4、T5、T6、T7、T11、 T12、T13、T14、T15、T16、T17;端


【図2】





【図4】





【図3】

























[図10]

